# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-089346

(43) Date of publication of application: 03.04.1989

(51)Int.Cl.

H01L 21/94 H01L 21/02 H01L 21/20

(21)Application number: 62-245014

(71)Applicant: SONY CORP

(22)Date of filing: 29.09.1987

(72)Inventor: IZAWA NOBUYUKI


SATO HIROSHI HAYASHI HISAO

## (54) SEMICONDUCTOR SUBSTRATE

(57)Abstract:

PURPOSE: To reduce the waste of a semiconductor material by disposing the outer peripheral end of one substrate inside the outer peripheral end of the other substrate in a semiconductor substrate in which two semiconductor substrates are bonded.

CONSTITUTION: First and second semiconductor substrates 1, 2 are bonded, and at least the outer peripheral end of the substrate 1 is disposed inside that of the substrate 2. According to a substrate 3 of this construction, the substrate 2 has a specification of standard size by allowing at least part of the outer peripheral end to remain. Accordingly, the outer peripheral end of only the substrate 1 is removed to have a small diameter, thereby avoiding an irregular stepwise difference due to a gap between the substrates 1 and 3 or displacement of them. Thus, a problem of contamination in steps of manufacturing a semiconductor device can be avoided. Further, since the entirety has a diameter of standard size, an apparatus for manufacturing in standard size can be employed, thereby minimizing the waste of a semiconductor material.



## ⑩ 日本国特許庁(JP)

の特許出願公開

## ⑩ 公 開 特 許 公 報 (A)

昭64-89346

@int,Cl,4

識別記号

庁内核理響号

公開 昭和64年(1989)4月3日

21/94 21/02 H OI L 21/20

6708-5F B-7454-5F 7739-5F

審査請求 未請求 発明の数 1 (全4頁)

半導体器板 ●発明の名称

> 頭 昭62-245014 创特

昭62(1987) 9月29日 **23**13 顧

伊 沢 分発 明 老 佐 藤 危発 明 老

幸 伸 ₹/<sub>~</sub> 東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都品川区北品川6丁目7番35号 ソニー株式会社内

明 奢 林 ②発

久 雄 東京都品川区北品川6丁目7番35号 東京都品川区北品川6丁目7番35号

ソニー株式会社内

ソニー株式会社 ②出 腺 人

外1名 真 弁理士 伊 糜 ⑪代 理 人

> 甞 頻 鍿

発明の名称 华導维基板

#### 特許請求の難閉

頻!及び第2の半導体釜板が貼り合わされてな り、かつ少くとも上記第1の半導体番板の外間端 が、上記第2の半導序基板の外間導より内側にあ ることを特徴とする半導体基板。

### 発明の詳細な説明

### (産業上の利用分野)

本処例は、単体半導体装置あるいは半導体集積 国路建设等の各種半導体装置を作製する場合に用 いられる事構体基板、特に第1及び第2の事構体 **基板が貼り合わされてなる半導体基板に関わる。** 

### (発明の概要)

本発明は、2枚の半導体基板が貼り合わされて なる半導体基級において、その少くとも無1の半 導体基版の外間縮が第2の半導体基板の外間端よ り内側にあるようにして 2 枚の半導体基板の貼り 合わせにおいて問題となる周縁部の貼り合わせ部 における不良部が排除され、しかもその有効使用 面積の増大化とまた単導体装嵌としての規格に合 **激した単導体基板を得ることができるようにして** 取り扱いの簡便化を図る。

### (従来の技術)

後来、第4図にその一部の拡大術面図を示すよ うに親1及び第2の例えばシリコン単結晶半導体 基板(I) 及び②が直接的にあるいは酸化物膜を介し て接合されて各種大電力局ないしは高耐圧用多導 体装置、あるいはいわゆる SOI型(セモコンダク クーオン インシュレータ)等の半導体器板のを 構成することが行われている。この種の第1及び 第2のシリコン半導体基板(1)及びのの直接的機会 あるいは酸化膜介容による接合等については例え 证特别昭60-121778号公镇、特别昭60-121777号 公報,電子通信学会技術研究報告 SDK87-25摄 9 ~14里、岡報告 SDM87~24第5~8頁、あるい深 アプリケーション フィジックス レター (Appl. Phys.Lett.) Vol.48, No.1.6. 1月1986第78~第80

#### 良等にその開示がある。

これら第1及び第2の半導体萎張が接合合体さ れた単導体基級においては、第4図に示すように それぞれその第1の半導体基板(1)及び第2の半導 体基板切り体の荷霧等に際して積極的にあるいは 必然的にその外環関部が丸味を帯びた形状とされ ていることによって、これら2枚の半導体基板(1) 及び口を接合合体した場合、その外周組の互いの 合体部には、隙間が進じ、また両路板(()及び切の いずれかによる不均一な設建いが発生し、この米 導体差板(3)に対する各種単導体素子の製造過程に おいて塑錬の付着、汚損の発生、機械的収扱いの 不確実性等を招来するために、半導体装置の製造 プロセス前にこの際間ないしは設差側を有する部 分の排除がなされる。この排除すべき幅型」は、 側えば第1及び第2の半導体基礎として直径6イ ンチの米導体基板同士の接合である場合、例えば Wi = 0.4インチ程度となる。したがって、この 豫闘ないしは殷益仏を錦除する舞的のみで検合平 海体基礎の外間端の排験を行う場合には直径6イ

ンチの単導体基版が直径 S.Gインチ程度に減少さ せればよいことになる。ところが、実際上半導体 遊配の製造において半導外基版を取り扱う各種装 置においては、その殴り扱う半導体基板の直径が 規定されていて例えば課準サイズの3インチ。 4 インチ、5インチ、Gインチ、Bインチー等に決 められてしまうために必要最小限の切削幅型。が 8.4インチ程度であっても、これより充分大きな 惺W』をもって外間端からの切削を行って、例え ば両基板(1)及び辺の紡筋の径が5インチの基板で ある場合、複合後には、5インチの標準サイズの 基版にする必要が生じ、単導体材料の無駄が大と なり、またこのような大なる幅のWaをもって投 合盛板の周辺を大きく排除することはその加工作 糞に長時間を要し、技術的にも面倒で作業性が低 下するなどの問題点がある。

#### (数男が解決しようとする問題点)

本発明は、上述した第i及び第2の半導体基板 の接合によって形成される半導体基板において、

半導体材料の無駄をできるだけ小さくし、かつ機 準サイズを取り扱う従来の半導体設置の製造装置 をそのまま使用することを可能にした半導体装板 を提供するものである。

#### (問題点を解決するための学園)

本難明は、第1圏に示すように第1及び第2の 半導体基板(I)及び図が貼り合わされてなり、かつ 少くともその第1の半導体基板(I)の外限機が第2 の半導体基板(I)の外間機が第2 成とする。

#### (作用)

上述の本発明による半導体基級によれば、一方の半線体基板図についてはその少くとも一部の外 簡端が残されていることによって模学サイズの規 格を有するものであり、一方の基板(()についての みその外隔端が排除された小径標度を与ることに よって第1及び類2の基板(()及び())間に限間ない しはずれによる不均一な設置を間辺でき、これに よって、上述した半導体装置の製造通程における 希揚等の問題を固避でき、しかも全体としての直 径は初期状態の標準サイズを育することから、振 地サイズを取り扱う製造装置の使用が可能になり 単導体材料の路除、すなわち無駄を最小限に図め ることができる。

### (財報宴)

### 特開昭64-89346(3)

その後、第2図Bに示すようにエッチングマスク(0)をマスクとして、これによって覆われていない部分の基版(1)の表面に形成されている\$10x 酸化胰(5)を摘えば異方性エッチング構定は反応性イオンチェッチング (RIB)によって基板(1)の基板(3)を接合される側とは反対側の主面の周辺部の\$10z酸化腺(3)をエッチング除去する。

次に、第2図 C に示すように後援係の除去されたシリコンを板田をその外閣論において観W をもって化学的エッチング等によって銀融なったの場合、この場合、この場合、この場合、この場合、この場合、と Silo2 とに対するとのようとの比、 R Sil / R Silo2 = 10<sup>1</sup> ~10<sup>4</sup> であることから、 整板(1)側からのエッチングが耐 を板(1)及び(2)間の Silo2酸化膜(3)にあって・シッチングが繋をやめれば、 整板(1)についい 脚辺 部が幅 で かって 変 が は で なん に で が 実 変 や めれば、 を 板(1)に ない ない は いない ない は いない ない は いない ない は いない は ない は いない は ない は いない は いない は は いない は いない は いない は いない は いない は ない は は ない は は ない は ない は ない は は ない は ない は は ない は は ない は は は ない は は は ない は は ない は は ない は な

いしは酸素(4)の排除がなされ基板(2)については、 初期状態の径のまま残される。つまり、基板(1)及び(4)の後合合体された基板(3)の全体的な資係は、 エッチングされない第2の基板(2)の外径によって 設定されるので、この外径が例えば6インチのも のを使得する場合においては、最終的に得た半等 体基板(3)においてもその外径は6インチとなり、 6インチ基準サイズの基板を取り扱う半導体装置 の製造層の取り扱い装置を使用することができる。

## 状態で所要の温度に加熱することによって第3図 Aに示すように、両盤板(I)及び(A)の接合合体基板 を作額する。

次に、この例においては第3級Bに示すように 国基版(I)及び図が合体された基版の表面を例えば 熱酸化してSiO2等の酸化額(I)を形成する。その後、 第2國Bで級明したと同様にエッチングマスク(I) を基版(I)上の外周端より類似を除いて内側に全面 的に被着し、第3個Cに示すようにエッチング処理を飾して基板(I)の表面の酸化酶(I)を選択的にエ ッチング除去する。

次に、第3図Dに示すように基級①の酸化額砂 が除去された部分から KOR等のエッチング液によってエッチングを例えば基版②の一部に跨るよう にすなわち基版①及び②の接合面を被切る位置ま でかつ基版②をできるだけ大なる厚さをもって残 すようにエッチングする。

このようにすれば第1及び暫2の基板(ii)及び(3) が接合された半導体基板(3)が得られ、両基板(i)及び(3)間に生する外間線の際間の及差(4)が排除され、 全体としては基板四の外間経によって決まる外径 寸法を有する前述したと同様の半導体基板四を退 ることができる。

機、第2 図及び第3 図で説明した例においては 基板側に対する外周端のエッチングを化学的エッチングによって行う場合について説明したが、これを基板(2)に対する外周端の切除をラッピング等による機械的研究、ダイヤモンドカップホイール等による機械的研例、ダイヤモンドバイト等による機械切削方法によって排除するようにすることもできる。


### (発明の効果)

上述したように本発明によれば、第1及び第2の基版(I)及び間の複合によって半導体基板(3)を構成するものであるが、第1の基板(I)についてのみその外間減を切除して半導体装置の製造において問題となる基板(I)及び(2)の複合外間部における隙間等の不要部分の操除を行うようにし、全体としては初期の状態における直径すなわち規格の標準

サイズの底径の基份として形成するので半導体材料の無駄を最小限に留めることができ、しかも標準サイズの半導体基級を取り扱う半導体製造置を適用することができるのでコスト病を招来することができるのでコスト病を招来することができるのでは、各種単導体基版を適用するパワーないしば高耐圧半導体装置、あるいは、501型集積回路等に本発明を適用してその工業的利益は基大である。 図面の簡単な説明

第1図は木発明による半導体基設の一側の略線的断面図、第2図は木発明による半導体基設の一側のその説明に供する製造工程図、第3図は木乳明基據の他の調のその説明に供する製造工程図、第4図は従来基設の要額の略線的拡大断面図である。

(j)は第1の半導強蒸緩、のは第2の半導体基根、(j)は第1及び第2の半導体基級の合体による半導体基級である。



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分

【発行日】平成7年(1995)3月31日

【公開番号】特開平1-89346

【公開日】平成1年(1989)4月3日

【年通号数】公開特許公報1-894

【出願香号】特願昭62-245014

【国際特許分類第6版】

H011 27/12 B 9056-4M 21/02 B 5918-4M 21/20 8<u>1</u>22-461

手 執 祸 正 雪

平成 6年 7月 6 S

逐

舞游疗医官 髙 幕 章 糖

1. 非件の異示

**昭初62年 特 許 励 第245**014号

3.発明の名称

半原体基板

3.開産をする者

大種出代物 お倒のら存取

往 珩 東京都島川区北島川6丁曽1春35号

名 称 (218) 2 二 一 依 武 会 爸

代表取特役 大 貿 與 遊

4代 運 入

1 电 人 证 所 東京都廣報区西鄉宿 ) 丁目 6 唇 1 号 TBL 03-33 et 69 21 的 (新庭氏》) 叫 概 表 查

5.特色的分の目标

**ら補近により物加する発引の数** 

明和妻の強明の祥和な説明の御。 7. 補近の対象

8. 精圧の内容

1. 12 1

(1) 『明朝第中、第2頁下から2行「アグリケーション」を「アプライド」と訂 正する.

U J: